

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-265063

(43)公開日 平成9年(1997)10月7日

(51)Int.Cl. [*]	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/13	1 0 1		G 0 2 F 1/13	1 0 1
G 0 1 R 31/00			G 0 1 R 31/00	
	31/02			31/02
G 0 2 F 1/133	5 5 0		G 0 2 F 1/133	5 5 0
1/136	5 0 0		1/136	5 0 0
審査請求 未請求 請求項の数5 O L (全 5 頁)				

(21)出願番号 特願平8-72977

(22)出願日 平成8年(1996)3月27日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 山田 直木


東京都品川区北品川6丁目7番35号ソニー株式会社内

(54)【発明の名称】 液晶表示素子の検査装置および検査方法

(57)【要約】

【課題】 画素電極の短絡等の駆動基板の不良を、液晶の封入されていない状態でも検査できるようにした液晶表示素子の検査装置および検査方法を提供する。

【解決手段】 液晶表示素子はHシフトレジスタ1、Vシフトレジスタ2、水平切換スイッチ3、映像入力部4、複数のデータライン5およびゲートライン6、交差部に配設されたTFTによって構成される。本発明の液晶表示素子の検査装置(センシングユニット)は映像入力部4に接続されたスイッチング手段7、スイッチング手段7の端子Aに接続された検査信号発生手段8、同端子Bに接続されたI/Vアンプ9、TFTに接続された画素電極(図示省略)に近接配置され、ダミー容量Cxを形成する対向電極手段100、そしてダミー容量Cxから電荷量を画像処理して欠陥画素を検出する画像検査装置10により構成される。



【特許請求の範囲】

【請求項1】 基板上にマトリクス状に配設された画素電極と、前記画素電極を駆動する駆動手段を備えた駆動基板を、製造途中にて検査する液晶表示素子の検査装置において、

前記駆動基板上に所定の間隙を有して配置され、前記画素電極との間に容量を形成する対向電極手段と、前記駆動基板の映像入力部に接続され、検査信号の書き込み・読み出しを制御するスイッチング手段と、前記スイッチング手段の書き込み時に、検査信号を入力する検査信号発生手段と、

前記スイッチング手段の読み出し時に、出力信号を所定電圧に変換・増幅する増幅手段と、

前記増幅手段の出力信号を画像処理して前記駆動基板の欠陥画素を検出する画像検査手段とを具備したことを特徴とする液晶表示素子の検査装置。

【請求項2】 前記液晶表示素子の検査装置にて検査される項目は、特に、前記画素電極のオープン・ショート状態であることを特徴とする請求項1に記載の液晶表示素子の検査装置。

【請求項3】 基板上にマトリクス状に配設された画素電極と、前記画素電極を駆動する駆動手段を備えた駆動基板を、製造途中にて検査する液晶表示素子の検査方法において、

前記駆動基板上に、対向電極手段を所定の間隙を有して配置するとともに、前記対向電極手段および前記画素電極との間に容量を形成する工程と、

前記駆動基板の映像入力部に接続され、検査信号の書き込み・読み出しを制御する工程と、

前記駆動基板への検査信号の書き込みに際し、検査信号を入力する工程と、

前記駆動基板からの出力信号の読み出しに際し、該容量から電荷量を検出し、所定電圧に変換・増幅する工程と、

その後、前記増幅工程の出力信号を画像処理して前記駆動基板の欠陥画素を検出する画像検査工程とを含むことを特徴とする液晶表示素子の検査方法。

【請求項4】 前記液晶表示素子の検査方法にて検査される項目は、特に、前記画素電極のオープン・ショート状態であることを特徴とする請求項3に記載の液晶表示素子の検査方法。

【請求項5】 請求項1、2、3または請求項4記載の液晶表示素子の検査装置および検査方法において製造されたことを特徴とする液晶表示素子。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は液晶表示素子の検査装置および検査方法に関し、更に詳しくは、被検査駆動基板上に対向電極手段を配置して容量を検出することにより、液晶の封入されていない状態においても検査を可

能とした液晶表示素子の検査装置および検査方法に関する。

【0002】

【従来の技術】 液晶表示装置はフラットな構造や低消費電力に特徴があり、液晶プロジェクタやラップトップパソコンに代表される液晶表示装置付電子機器、テレビ等へと実用化され普及しつつある。図3は本発明に係わる液晶表示装置の基本的な構成を示す図であり、図における液晶表示装置11は、駆動基板12および対向基板14から大略構成される。駆動基板12には、各画素制御用の薄膜トランジスタ(Thin Film Transistor:以下、単に「TFT」と記す)や画素電極13が形成され、対向基板14にはカラーフィルタCF(カラー液晶パネルの場合)、ブラックマトリクスBMおよび透明電極15が形成されている。かかる構造を有する液晶表示装置はアクティブマトリクス型と呼ばれる。なお、本発明の対象となる液晶表示装置はこの構造に限られるものではなく、単に例示したにすぎない。

【0003】 これら駆動基板12および対向基板14は、それぞれの製造工程において別々に製造される。それぞれに製造された駆動基板12および対向基板14は検査工程にて検査後、所定の間隔をもって対向配置されるとともに、スペーサ16を挟持してシール材17によって接合される。その後、図示を省略した注入孔から液晶18を注入し、これらガラス基板の両面に2枚の偏光板(図示省略)を一体に積層することにより、上記構成の液晶表示装置が完成される。完成された液晶表示装置はテスト回路に接続され、各画素部の駆動検査がなされて完成される。

【0004】 ところで、このような液晶表示装置においては、駆動基板12に形成されたTFTの破壊や画素電極13にオープンやショートなどが生じると、常に偏光板が光が透過してしまういわゆる輝点欠陥やライン欠陥等の不良となる。しかしながら、これらの不良の発見は、液晶の封入されていない状態では困難である。特に、駆動基板12に形成された画素電極13のオープンおよび隣接画素部とのショート不良の発見は、表示素子の組み立て後でなければ困難である。すなわち、集積回路技術を用いて形成されたTFTや画素電極13に製造上の過程で欠陥が生じた場合にも、最終的に液晶18を封入して表示素子として検査されるまで、それらの欠陥の発生が製造上の情報として得られないという問題点がある。また、逆の観点から見れば、既に不良品であるものに対して後工程の加工を行うことにより製造コストを上昇させるという問題点がある。

【0005】

【発明が解決しようとする課題】 本発明はかかる問題点に鑑みてなされたもので、その課題は、薄膜トランジスタの破壊や画素電極の短絡等の駆動基板の不良を、液晶の封入されていない状態でも検査できるようにし

て液晶表示装置の生産効率の向上を図った液晶表示素子の検査装置および検査方法を提供することである。

【0006】

【課題を解決するための手段】上述した本発明の課題を解決するために以下の手段を講じた。すなわち、本発明の液晶表示素子の検査装置の基本的な構成として、基板上にマトリクス状に配設された画素電極と、この画素電極を駆動する駆動手段を備えた駆動基板を、対向基板および液晶を有さない製造途中にて検査する液晶表示素子の検査装置において、駆動基板上に所定の間隙を有して配置され、画素電極との間に電気容量を形成する対向電極手段と、駆動基板の映像入力部に接続され、検査信号の書き込み・読み出しを制御するスイッチング手段と、スイッチング手段の書き込み時に、検査信号を入力する検査信号発生手段と、スイッチング手段の読み出し時に、出力信号を所定電圧に変換して増幅する増幅手段と、増幅手段の出力信号を画像処理して駆動基板の欠陥画素を検出する画像検査手段とを備えて構成される。

【0007】上述した本発明の液晶表示素子の検査は、以下の工程により行われる。基板上にマトリクス状に配設された画素電極と、この画素電極を駆動する駆動手段を備えた駆動基板を、製造途中にて検査する液晶表示素子の検査方法において、駆動基板上に、対向電極手段を所定の間隙を有して配置するとともに、対向電極手段と画素電極との間に容量（ダミー容量）を形成する工程と、駆動基板の映像入力部に接続され、検査信号の書き込み・読み出しを制御する工程と、駆動基板への検査信号の書き込みに際し検査信号を入力する工程と、駆動基板からの出力信号の読み出しに際しダミー容量から電荷量の変化を検出し、所定電圧に変換・増幅する工程と、その後、増幅工程の出力信号を画像処理して駆動基板の欠陥画素を検出する画像検査工程とを含んだ工程にて行われる。

【0008】本発明の液晶表示素子の検査装置および検査方法によれば、駆動基板上に、対向電極手段を配置し、この対向電極手段と画素電極との間にダミー容量を形成し、液晶表示素子をスキャン動作して検査信号を書き込みおよび読み出しを行う。そして、読み出された出力信号から電荷量の変化を検出することにより駆動基板の欠陥画素を検出するようにしたため、対向基板や液晶の封入されていない状態においても駆動基板の欠陥画素を検出することができる。また、欠陥画素を検出は非接触（指針等を使用せずに）で電気的に行われるため、液晶表示素子にキズなどの2次不良を発生させることがない。更に、液晶の封入されていない状態で検査できるので、不良品を後工程に流さずに済み、生産効率が向上する。

【0009】

【発明の実施の形態】以下、本発明の具体的な実施の形態につき添付図面を参照して説明する。

【0010】先ず、図1を参照して本発明の液晶表示素子の検査装置の構成を説明する。図1は本発明の液晶表示素子の検査装置および検査方法を示すブロック回路図である。なお、従来技術で記載した事項と共通する部分には同一参照符号を付すものとする。

【0011】この表示素子は、Hシフトレジスタ1、Vシフトレジスタ2、水平切換スイッチ3、およびR、G、Bの映像信号（カラー液晶パネルの場合）が入力される映像入力部4を内挿して構成される。Hシフトレジスタ1に接続された水平切換スイッチ3には複数のデータライン5が接続されていて、このデータライン5を介して映像信号が各画素部に入力されるようになっている。Vシフトレジスタ2には走査用の制御信号が入力されるとともに、バッファ回路（図示省略）を介して複数のゲートライン6が接続されている。これらデータライン5やゲートライン6はマトリクス状に配列されていて、その交差部には各画素電極をスイッチング駆動するTFTが配設され、例えばTFTのドレインDは前述のデータライン5に接続され、ゲートGはゲートライン6に接続され、ソースSは前述の画素電極11に接続されている。なお、図における液晶表示素子は、簡単のため画素の中の1画素を示している。

【0012】一方、本発明の液晶表示素子の検査装置（センシングユニット）として、前述の映像入力部4に接続されたスイッチング手段7、スイッチング手段7の端子Aに接続された検査信号発生手段8、同端子Bに接続された増幅手段としてのI/Vアンプ9、既存の画像検査装置10および本発明の特徴事項として、TFTに接続された画素電極（詳細は後述する）に近接して配置され、画素電極との間にダミー画素Cxを形成する対向電極手段100などによって構成されている。

【0013】次に、以上のように構成された本発明の液晶表示素子の検査装置および検査方法の動作を説明する。

【0014】図1において、本発明の液晶表示素子の検査装置は、図示を省略した外部ICや電源回路から各種制御信号および電源電圧を受取してHシフトレジスタ1やVシフトレジスタ2に供給して液晶表示素子を起動する。次に、センシングユニット側のスイッチング手段7を端子A側にセットして検査信号発生手段8から検査信号Viを発生し、映像入力部4を介して液晶表示素子への書き込みをスタートする。この検査信号ViはDC電圧でもよいが、液晶表示素子への影響を考慮すると交流信号であるほうが望ましい。

【0015】Vシフトレジスタ2では1水平期間毎に選択パルスが発生し、ゲートライン6に順次出力する。映像入力部4を介して入力された例えば、交流化された全白の検査信号Viは、このゲートライン6の選択期間中に水平切換スイッチ3にてサンプリングしてデータライン5を経て各画素部へ書き込まれる。各画素部へ書き込

まれた検査信号Viは、各画素部近傍に形成されたダミー容量Cxに所定期間保持される。

【0016】続いて、Vシフトレジスタ2によって次のゲートライン6'が選択され、同ゲートライン6'に接続されたダミー容量Cxに検査信号Viが書き込まれ保持される。このようにして順次スキャンされて全画素部に検査信号Viが書き込まれて保持される。

【0017】引き続き、スイッチング手段7の端子B側にセットして検査信号Viの読み出し動作がスタートする。すなわち、Vシフトレジスタ2では、1水平期間毎に選択パルスを発生し、各ゲートライン6に順次出力する。TFTではこの選択パルスに反応して、スイッチング回路4に接続されたデータライン5を介して、前述の書き込み動作によってダミー容量Cxに書き込まれた電荷量を順次読み出す。読み出された電荷量は、I/Vアンプ9によって電流I→電圧V変換されて増幅された後、次段の画像検査装置10に出力される。

【0018】画像検査装置10は既存の画像処理テストであり、入力された検査信号Viにより表示された画像を順次取り込み、高速でデジタル・フィルタリングして欠陥抽出する。すなわち、入力された検査信号Viと予め設定された基準電圧とを比較する等の処理を施すことにより、正常画素と不良画素の判別を瞬時に行之、各画素の判定結果を図示を省略した表示装置や出力装置に表示および出力する。使用者はこの結果に基づいて被駆動基板を修正する等の処置を行う。なお、被駆動基板は、通常集合状態（ウェハー状態）で一括して行われるが、液晶表示素子単個でも行うことができる。

【0019】次に、図2を参照して本発明の液晶表示素子の検査装置の断面構造を説明する。図2は本発明の液晶表示素子の検査装置および検査方法を示す断面図である。

【0020】図2における本発明に係わる駆動基板12は、後述する平坦化膜上に形成された画素電極13、この画素電極13を個々にスイッチング駆動する複数のTFT、TFTを被覆する層間絶縁膜19、およびその上にパターニング形成された平坦化膜20等を備えた従来公知の断面構造を有する。このような構成の駆動基板12の画素電極13上に、本発明の特徴事項である対向電極手段100を例えば数 μm ～数十 μm の間隙を有して配置し、本発明の液晶表示素子の検査装置を構成する。

【0021】この対向電極手段100は、例えばガラス基板に透明電極15（透明でなくても良い）を設けたものであり、透明電極15は電圧を印加することなく、接

近するのみで検査をおこなっても良い。また、検出される出力信号が不十分な場合には、透明電極15にコモン電圧に相当する電圧を印加して出力信号（電圧）を効率よく取り出すようにしても良い。このように、本発明の液晶表示素子の検査装置および検査方法によれば、対向基板や液晶の封入されていない状態でも、駆動基板12の欠陥画素を検出することができる。

【0022】このようにして検査がなされた駆動基板12は、図示を省略した対向基板と所定の間隙をもって対抗配置させ、これらの間隙に液晶を挟持させるとともに、その周囲をシール材で封止固定する。更に、これらの両面に偏光板（図示省略）を一体的に積層することにより液晶表示装置として完成される。本発明は前記実施の形態例に限定されず、様々な形態に発展できることは言うまでもない。

【0023】

【発明の効果】以上説明したように、本発明の液晶表示素子の検査装置および検査方法によれば、駆動基板上に検査用の対向電極手段を配置し、この対向電極手段によって画素電極との間に容量を形成する。そして、この容量から読み出された出力信号から電荷量を検出することにより駆動基板の欠陥画素を検出する。これにより、液晶の封入されていない状態においても、液晶表示素子の画素電極のオープン・ショート等が検査できるようになり、液晶表示素子に対する品質管理を効率的に行うことが可能となる。また、液晶の封入されていない状態でも検査できるので、不良品を後工程に流さずに済み、生産効率が向上するという効果がある。

【図面の簡単な説明】

【図1】 本発明の液晶表示素子の検査装置および検査方法を示すブロック回路図である。

【図2】 本発明の液晶表示素子の検査装置および検査方法を示す断面図である。

【図3】 本発明に係わる液晶表示装置の基本的な構成を示す模式的な断面図である。

【符号の説明】

1…Hシフトレジスタ、2…Vシフトレジスタ、3…水平切換スイッチ、4…映像入力部、5…データライン、6…ゲートライン、7…スイッチング手段、8…検査信号発生手段、9…I/Vアンプ、10…画像検査装置、11…液晶表示装置、12…駆動基板、13…画素電極、14…対向基板、15…透明電極、16…スペーサ、17…シール材、18…液晶、19…層間絶縁膜、20…平坦化膜、100…対向電極手段

